Facebook Twitter Newsletter Linkedin RSS

Portail de la presse

La Plate-Forme Synplify Premier de Synplicity ecourte les delais de Mise sur le Marche et prend en..

communiqué de presse 01/2008

La Plate-Forme Synplify Premier de Synplicity ecourte les delais de Mise sur le Marche et prend en Charge un eventail de Composants plus large pour les Concepteurs FPGA

La seule technologie de synthèse physique à base de graphe optimisée pour Xilinx Virtex-5, Altera Stratix-II, IIGX et III est désormais au stade bêta

Sunnyvale, Californie, 24 janvier 2008 * * * Synplicity®, Inc. (Nasdaq: SYNP), l’un des premiers éditeurs de solutions innovantes de conception et de vérification de CI, a annoncé ce jour que son logiciel Synplify® Premier avait été amélioré pour offrir de nouveaux avantages en termes de délais de mise sur le marché pour les concepteurs utilisant les FPGA « high density ». Dans sa version 9.0, la technologie de synthèse physique à base de graphe proposée par la société, a été optimisée pour les FPGA Xilinx Virtex-5 de manière à assurer des délais exceptionnellement courts pour la clôture, l’analyse et le débogage de ces composants évolués. Cette dernière version étend la portée de la technologie de synthèse physique à base de graphe déjà mise en œuvre pour les FPGA Xilinx Spartan-3, Virtex-II Pro et Virtex-4 depuis plus de deux ans. Synplicity a également annoncé avoir, à travers son programme Synplify Premier Beta Program, étendu ces avantages aux concepteurs FPGA ciblant les FPGA Altera Stratix-III, Stratix-II et Stratix-II GX.

Contrairement à d’autres solutions, Synplify Premier 9.0 fournit à l’utilisateur des données plus précises quant au timing et aux questions relatives aux performances du débogage qui suit immédiatement la synthèse. Les concepteurs n’auront plus à consacrer de longues heures au processus de place and route, classique dans les flux traditionnels, pour obtenir des informations détaillées concernant les délais. Une fois le concepteur satisfait de son résultat, le placement assuré par le logiciel Synplify Premier est transmis au place and route pour garantir des résultats déterministes et ainsi une clôture de timing aussi rapide que possible. Hormis le fait de constituer une solution optimale pour la clôture de timing, Synplify Premier 9.0 comporte plusieurs améliorations algorithmiques de QoR, ainsi que des caractéristiques destinées à dynamiser la productivité, comme notamment une nouvelle interface utilisateur, des constructions SystemVerilog supplémentaires et une nouvelle fonction de génération de modules.

La solide plate-forme de conception FPGA intègre des caractéristiques très variées
Synplicity œuvre au quotidien pour élargir la portée de sa technologie de synthèse et, ainsi, proposer la plate-forme la plus solide possible pour la mise en œuvre et la conception FPGA. La plate-forme Synplify Premier est un environnement complet doté d’une palette de caractéristiques telle que l’analyse RTL, le débogage du source, l’analyse HDL, le floorplanning avancé, l’analyse physique, des générateurs de modules et des optimisations de la conception DSP. La solution Synplify Premier est également une plate-forme pour la mise en œuvre et le débogage des prototypes d’ASIC et de SoC à l’aide d’un FPGA unique.

Avec la parution de Synplify Premier 9.0, Synplicity propose des caractéristiques supplémentaires destinées à accroître la productivité. Notamment, Synplicity a étendu la portée de son générateur de PI SynCore, qui prend désormais en charge les FIFO en sus des RAM. Le concepteur fournit les paramètres indiquant la taille et le type de RAM ou de FIFO, puis l’assistant du générateur de PI crée automatiquement un RTL indépendant de la technologie pour la synthèse en FPGA. Ces caractéristiques permettent au concepteur d’éviter de rédiger son RTL à la main et d’utiliser des instanciations de mémoire dépendantes de la technologie pour ces fonctions.

En outre, Synplicity continue d’étendre sa prise en charge du langage SystemVerilog. La version 9.0 de SystemVerilog apporte notamment les nouvelles caractéristiques suivantes :

Attributions d’arrays (paquetés & non paquetés)

Arrays en tant qu’arguments de fonctions, de tâches et de modules

Déclarations de for-loop

Déclarations de port pour dimensions multiples

Types d’arguments par défaut

Arguments par noms


La synthèse physique à base de graphe, clé de la gestion de la clôture de timing
Pour pleinement gérer la clôture de timing, le concepteur doit disposer d’une corrélation parfaite de timing entre les estimations de l’outil et le timing réel final. La seule méthode éprouvée qui permette d’obtenir une telle corrélation de timing consiste à procéder à un place and route détaillé durant l’optimisation logique et à accéder aux informations de routage spécifiques au FPGA (graphe de routage, ou « à base de graphe »). La synthèse physique à base de graphe de Synplicity est le seul produit du marché à proposer le placement détaillé final de la logique durant l’optimisation. Par conséquent, il s’agit du seul outil capable de gérer avec succès la clôture de timing. Des tests réels menés sur des conceptions de clients ont démontré que la synthèse physique à base de graphe permet une corrélation de timing de plus ou moins 10% du timing final de post-routage, sur plus de 90% des conceptions, ce qui entraîne une réduction du nombre d’itérations de conception, des délais de réalisation écourtés, ainsi qu’une optimisation logique et physique des chemins critiques réels de la conception.

Contrairement à d’autres solutions, la technologie brevetée et primée* de synthèse physique à base de graphe de Synplicity réunit optimisation logique, estimations de placement et de routage, en un seul processus mis en œuvre conjointement à un graphe (base de données) hautement précis de timing d’interconnexion pour garantir que les chemins critiques de la conception utilisent les ressources de routage les plus rapides possible sur le composant cible. Il s’agit de la seule solution de synthèse physique à créer un placement détaillé pour toute la logique, qui soit ensuite transmis à l’outil du revendeur en vue du routage final.

Andy Haines, Senior VP du Marketing chez Synplicity, fait remarquer que « La plate-forme Synplify Premier constitue un environnement complet pour la conception FPGA. Elle est constituée d’une foule d’outils et de technologies qui permettent d’améliorer l’analyse, la mise en œuvre DSP, le débogage et la productivité nécessaires à la réalisation réussie des conceptions « high density » d’aujourd’hui. Nous avons travaillé en étroite collaboration avec nos partenaires FPGA pour nous assurer que Synplify Premier 9.0 prenne en charge les éléments architecturaux complexes de ces composants évolués de 65 nanomètres. Nous sommes ravis de proposer la synthèse physique à base de graphe aux concepteurs Virtex-5 à travers Synplify Premier et aux concepteurs Stratix-III à travers notre Programme Bêta. »

« Le nouveau produit Synplify Premier souligne les avantages indéniables qu’offre la relation forte qui lie Xilinx à Synplicity, ainsi que de leur coopération au sein du groupe de travail Ultra High-Density Task Force. Il illustre également l’engagement constant de Synplicity à prendre en charge les exigences évolutives des composants FPGA, » a déclaré Hitesh Patel, Directeur du Marketing Produits chez Xilinx. « Si l’architecture des composants Virtex-5 offre à l’industrie des avantages clairs en matière de conception « high density », il a fallu que Synplicity consacre une attention toute particulière à la réunion de ces avantages avec sa plate-forme de conception FPGA. La société a ainsi mis au point une solution solide qui non seulement offre de nouveaux avantages en termes de productivité, mais en outre répond à notre besoin essentiel, à savoir une amélioration de la clôture du timing. »

De nouvelles modifications de l’algorithme améliorent les performances et réduisent la surface et les coûts
Synplify Premier 9.0 est amélioré par des changements algorithmiques qui lui permettent de prendre en charge les structures architecturales et de routage sophistiquées de manière à optimiser les performances et la surface employée, ce qui entraîne une réduction du coût des composants. L’énorme capacité des composants 65 nanomètres, alliée aux nouvelles caractéristiques architecturales, au routage complexe et aux structures de mémoire « high capacity », peut permettre des résultats d’une qualité encore supérieure grâce à l’utilisation d’outils de synthèse spécialisés avec des algorithmes personnalisés. Le logiciel de synthèse physique de Synplicity comporte une technologie unique de mapping direct, qui fait appel à diverses nouvelles heuristiques sophistiquées, taillées pour minimiser le nombre d’éléments logiques utilisés tout en continuant de respecter les objectifs de délais.

Prototypage d’ASIC avec FPGA
Les concepteurs d’ASIC s’appuient de plus en plus sur les FPGA pour prototyper tout ou partie de leurs conceptions. Ils ont par conséquent un besoin croissant de disposer d’un environnement de synthèse et de vérification qui soit capable de prendre du code HDL rédigé pour un ASIC et de le mettre en œuvre efficacement dans un FPGA. La plate-forme Synplify Premier gère cela en assurant la manipulation automatique de conversion contrôlée d’horloges générées et de composants Synopsys DesignWare®. Le logiciel Synplify Premier gère des prototypes de FPGA uniques, tandis que le produit de prototypage RTL Certify® de Synplicity permet plusieurs prototypes de FPGA avec partitionnement évolué et technologie de multiplexage des broches.

Tarifs et disponibilité
Synplify Premier 9.0 est disponible dès à présent. L’environnement de conception est proposé à partir de 54 000 dollars US. Les utilisateurs du logiciel Synplify Premier disposant d’un contrat de maintenance en cours de validité recevront la version 9.0 sans supplément de prix. Les concepteurs désireux de participer au Programme Bêta sont invités à contacter leur représentant commercial Synplicity. Pour de plus amples informations, le lecteur est invité à visiter le site web de Synplicity, à l’adresse http://www.synplicity.com.

*Remarque: Synplify Premier avec synthèse physique à base de graphe a remporté le prix « 2006 LSI Design of the year » au Japon ; en 2006, la solution a été finaliste du European Elektra Award ; elle a été nominée comme étant l’un des premiers produits d’EDN de 2005 ; enfin, elle a été finaliste des EDN Innovation Awards et de l’IEC DesignVision Award pour 2005.

A propos de Synplicity
Synplicity®, Inc. (NASDAQ : SYNP) est un éditeur leader de solutions logicielles innovantes qui permettent de concevoir, rapidement et efficacement, des composants à logique programmable (FPGA, PLD et CPLD) destinés à un large éventail de marchés allant des communications à la défense/l’aéronautique, en passant par l'électronique grand public, les semiconducteurs, les ordinateurs et bien d'autres systèmes électroniques. Les outils de mise en œuvre FPGA proposés par Synplicity offrent des performances remarquables et permettent de réduire les coûts et d'écourter les délais de mise sur le marché en simplifiant, améliorant et automatisant la synthèse logique, la synthèse physique, l'analyse et le débogage des conceptions à logique programmable. Les solutions de synthèse ESL de Synplicity améliorent de manière considérable la productivité des conceptions DSP réalisées sur des composants ASIC ou FPGA. La plate-forme de vérification à vitesse Confirma™, qui comprend des outils logiciels et la famille HAPS™ de systèmes de prototypage, permet la vérification complète des conceptions d'ASIC, d'ASSP et de SoC, ainsi que le développement logiciel avant la mise en place définitive de la puce. Synplicity est le premier fournisseur d'outils de synthèse FPGA et ses technologies de synthèse physique et de vérification d'ASIC se sont vus attribuer plusieurs prix professionnels prestigieux. La société, dont le siège est à Sunnyvale, exerce ses activités sur plus de 20 sites à travers le monde. Pour de plus amples informations, veuillez visiter http://www.synplicity.com.

* * *

Synplicity, Synplify et Certify sont des marques déposées de Synplicity, Inc., HAPS, High-performance ASIC Prototyping System et Confirma sont des marques de Synplicity Inc. Tous les autres noms de marques mentionnés ici sont des marques ou des marques déposées de leurs titulaires respectifs.

Forward-looking Statements
This press release contains forward-looking statements including, but not limited to, statements regarding the performance, achievements and benefits of the Synplify Premier software. In some cases, you will be able to identify forward-looking statements by terminology such as “may,” “will,” “should,” “expects,” “can,” “believes” or the negative of these terms or other comparable terminology. These statements are only predictions and involve known and unknown risks, uncertainties and other factors that may cause the actual results to differ materially from the forward-looking statements and changing technical requirements and customer demands in the FPGA and ASIC markets. For additional information and considerations regarding the risks faced by Synplicity, see its annual report on Form 10-K for the year ended December 31, 2006 and the quarter report on Form 10Q for the three months ended September 30, 2007, as filed with the Securities and Exchange Commission, as well as other periodic reports filed with the SEC from time to time. Although Synplicity believes that the expectations reflected in the forward-looking statements are reasonable, Synplicity cannot guarantee the future performance or achievements of its software. In addition, neither Synplicity nor any other person assumes responsibility for the accuracy or completeness of these forward-looking statements. Synplicity disclaims any obligation to update information contained in any forward-looking statement.



Contact lecteur:

Synplicity Inc.,
Nancy Weiss
Tél.: +1-408-215-6000
Cette adresse e-mail est protégée contre les robots spammeurs. Vous devez activer le JavaScript pour la visualiser.

Contact presse:
PRismaPR
Bettina Lerchenmüller
Tél.: +49-8106-24 72 33
Cette adresse e-mail est protégée contre les robots spammeurs. Vous devez activer le JavaScript pour la visualiser.